This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DOCUMENT-IDENTIFIER: JP 04131970 A

PAT-NO:

JP404131970A

DOCUMENT-IDENTIFIER: JP 04131970 A

TITLE:

GATE LOGIC GENERATING METHOD

Page 1 of 1

PUBN-DATE:

May 6, 1992

INVENTOR-INFORMATION:

NAME

COUNTRY

MATSUO, KOJI OE, KIMIO AMANO, NOBUTAKA MOTOMURA, TETSURO FUKUNAGA, AKIRA NISHISAKA, TOSHIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

HITACHI MICRO COMPUT ENG LTD N/A

APPL-NO: JP02251974

APPL-DATE: September 25, 1990

INT-CL (IPC): G06F015/60

ABSTRACT:

PURPOSE: To attain logic without the upper limit of maximum bit width by generating the gate logic of a logical macro by copying and connecting a pattern gate table that a functional unit to constitute the logical macro is defined by a binary tree gate table corresponding to bit width.

CONSTITUTION: The pattern developing rule of a logical macro is retrieved from a pattern developing rule data table 111 in a step 102 with a macro kind 416 of logical macro data 415 extracted in a step 100 as a key. In a step 103, by keying a pattern gate table name described on a pattern gate defining data table is retrieved from a step 102, a pattern gate table described by a binary tree gate table is copied and connected for a bit width portion and the binary tree gate table to define a local function corresponding to the bit width of the logical macro is generated. Thus, logic without the upper limit of maximum bit width can be generated.

COPYRIGHT: (C) 1992, JPO& Japio

① 特許出願公開

[®] 公 開 特 許 公 報 (A) 平4−131970

⑤Int.Cl.⁵

識別記号

庁内整理番号

@公開 平成4年(1992)5月6日

G 06 F 15/60

360 K

7922-5L

審査請求 未請求 請求項の数 1 (全7頁)

9発明の名称 ゲート論理生成方法

②特 願 平2-251974

❷出 願 平2(1990)9月25日

@発明者 松尾 浩次

東京都小平市上水本町5丁目22番1号 日立マイクロコン

ピュータエンジニアリング株式会社内

@発明者 大江 公夫

東京都小平市上水本町5丁目22番1号 日立マイクロコン

ビュータエンジニアリング株式会社内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

の出 願 人 日立マイクロコンピュ

東京都小平市上水本町5丁目22番1号

ータエンジニアリング

株式会社

四代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 鍜 書

1. 発明の名称

ゲート論理生成方法

2.特許請求の範囲

1. 論理動作レベルで記述した論理をゲート論理 にコンパイルし、ゲートレベルでシミュレーシ ョンを行うシステムにおいて、論理動作記述で 使用される定数。パラメタ。観数と演算子から なる演算式の構文解析を行い、演算子あるいは 関数を1つ論理マクロとしてその名前と入出力 関係を表す入出力パラメタとそのパラメタに対 応したデータの個数を表すピット幅からなる論 理マクロデータを抽出し、当該論理マクロの上 記名前をキーにして当該論理マクロのひな型展 関ルールをひな形展開ルールデータテーブルか ら検索し、当該論理マクロのひな型展開ルール に従い、当該論理マクロを構成している機能単 位を二分木ゲートテーブルで定義したひな型ゲ ートテーブルをピット幅に応じて複写し接続す ることによって当該論理マクロのゲート論理を

生成することを特徴とするゲート論理生成方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、論理検証で用いられるゲートレベルシミュレーション用のゲート論理を、論理動作レベルから生成するゲート論理生成方法に関する。 (従来の技術)

ゲート論理生成方法の一つに関数を含む演算式からその機能と接続関係,ビット幅を抽出し論理マクロ展開を行い論理回路を生成する演算式論理展開がある。

論理マクロ展開は、論理マクロ(演算式から抽出)のひな型を予め定義しておき、このひな型かつ定義しておき、このひな型はを用いて論理生成を行う方式である。論理機能のかる。 を用いて論理生成を行う方式である。論理機能のかる。 は一般に論理マクロの論理機能のかませた。 を表すピット幅と生成される論理回路のパワー区分やスピード区分等の物理的特性を表わります。 を表わす回路系により決まる。そのため、論 理マクロ展開方式は、ひな型論理の定義数を最小にするために、マクロ種, ビット幅, 回路特性, 回路系の4つの要因を汎用的に扱うことが必要である。

論理マクロ展開方式に関してこれまでに、マクロ種とビット幅を汎用的に扱う方式が第23回デザイン オートメイション カンファレンス 予稿集 第594頁から第600頁(1986年)(Proc.of 23rd DAC, pp.594-600、1986)において記載されている。しかしこれは論理設計の自動化のための論理マクロ展開方式であり、ファンアウト本数他の実装条件を十分に考慮したものになっている。シミュレーションのためのビット幅の上限を設けない論理マクロ展開方式については、今のところ文献が見当らない。(発明が解決しようとする課題)

演算式論理展開では、論理マクロを演算式から 抽出するため、設計者は論理機能の大きさを表わ すピット幅を意識することなく設計を行なう。そ のため、明示的にピット幅を指定する固定式論理

(作用)

上記ステップ1は、演算式から論理マクロを自動的に抽出する。それにより、設計者が論理ゲートを意識することなく機能設計することを可能にする。また、上記ステップ2、3は、論理マクロで指定された機能ビット個分ひな型ゲートテーブルを複写し必要とされる機能とビット個を持つ論

マクロとは異なり、ビット額の上限を定めること は望ましくない。

従来の論理マクロ展開方式は、マクロ種毎に必要な最大ビット幅分のひな型論理を定義しておき、ひな型論理変形ルールを用いて当該論理マクロの指定ピット幅に応じてひな型論理を変形し、所望の論理回路を生成する方式である。そのため、この方式はひな型論理で用意した最大ビット幅を認えるビット幅を論理展開することはできないという問題があった。

本発明の目的は、演算式による論理動作記述を ゲートレベルシミュレーション用のゲート論理フ ァイルに展開するにあたり、最大ビット幅の上限 がない論理を生成する方法を提供することにある。 〔課題を解決するための手段〕

上記目的を達成するために、本発明は、論理動作レベルで記述した論理をゲート論理にコンパイルし、ゲートレベルでシミュレーションを行うシステムにおいて、演算式の構文解析を行い、論理マクロ名(演算子、関数名)と論理マクロに入出

理回路を生成する。それにより、ビット幅の上限 を設けない論理マクロ展開を可能とする。

(事旗例)

以下、本発明の一実施例を図面により詳細に改明する。第2回はゲート論理シミュレーションの処理の流れである。まず既存論理からゲート論理ファイルを作成するまでを説明し、次に設計対象 第2からゲート論理ファイルを作成するまでを説明し、最後にこれら二つのゲート論理ファイルから強理ファイルから論理シミュレーションを行うまでを説明する。

既存論理は論理動作レベルで記述(210)し、 論理入力ステップ200を経て論理動作ファイル 211が作成される。論理動作ファイル211は、 論理動作記述コンパイラステップ201によりゲート論理ファイル212に展開される。本発明は 論理動作記述コンパイラを構成する重要な1つの 機能である演算子論理展開ステップ202を実現 する。

設計対象論理はゲートレベルで記述(213) を行い、論理入力ステップ203を経てゲート論 理ファイル214が作成される。

・以上 2 つのゲート論理ファイル 2 1 2 , 2 1 4 を入力し、それぞれのファイルに格納されている 回路データを合体させて、論理シミュレーション 2 0 4 を実行する。

第3回に論理動作記述210の例を示す。機能プロック300は、当該プロックのプロック競別子301,入出力関係を表入力がラメタ302及び出力パラメタ303の協力がロックの個別名を関係を表す信号線306からなる。この例であり、入出力パラメタ302のA,Bは4ビット幅であり、入出力パラメタ302のA,Bは4ビット幅であり、入出力パラメタ302のA,Bは4ビット幅であり、演算式304はAとBの「くニ」比較演算結果を2に転送することを表している。

論理動作記述コンパイラ201は、テキスト形式の論理動作ファイル211を入力しゲートレベル論理ファイル212を出力する。論理動作ファイルのうち演算式の部分をゲートレベル論理ファ

ステップ101:本ステップは、ステップ100 で抽出された論理マクロデータと予め用意された ひな型展開ルール、ひな型ゲート定義データを基 に、二分木ゲートテーブル形式で表現された機能 論理を生成するひな型論理展開処理を行なう。本 ステップはひな型展開ルール検索102とひな型 ゲート展開103の2ステップで構成される。以 イル212に展開するのが演算式論理展開202 である

第1図は本発明に基づく演算式論理展開202 の処理のフローチャートである。この図においてステップ101が本発明に関する部分である。この図に基づき、演算式論理展開処理の処理手順を順次説明する。

ステップ100:本ステップは演算式ファイル 110から演算式を読み込み構文解析後論理マクロデータを抽出する。

第4図に演算式、論理マクロ抽出ステップ100の処理例を示す。演算式410は、パラメタ411、演算子412、代入指示子413からなる。この例では、パラメタ411は複数ビットのA(0ー3)、B(0ー3)と1ビットのZに分けられる。演算子412の<=は関係演算子を意味する。代入指示子 ':' は左辺から右辺への代入を意味する。字句解析、博文解析401は字句解析で演算式を意味をなす最小単位(パラメタ、演算子など)に切り難し、機文解析で演算式の構文チェックを

下、ステップ102及び103の詳報を説明する。 ステップ102:本ステップはステップ100 で抽出した論理マクロデータ415のマクロ種 416をキーにして、当該論理マクロのひな型展 開ルールをひな型展開ルールデータテーブル111 から検索する。

ステップ103:本ステップはステップ102 で検索したひな型展開ルールデータに記述された ひな型ゲートテーブル名をキーに、ひな型ゲート 定義データテーブルを検索し二分木ゲートテーブ ルで記述された当該ひな型ゲートテーブルをピット 幅分だけ複写接続し、当該論理マクロのピット 幅に応じた論理機能を定義する二分木ゲートテーブルを生成する。

第5図はひな型展開ルールデータテーブル111 内に定義されているマクロ種 'く=' (比較演算) のひな型展開ルールの例である。ひな型展開ルール500はC言語で記述された関数と似た構造を 特ち、論理マクロのマクロ種と対応するひな型展 開ルール名501, ビット幅の指定と入出力パラ メタの対応をとる仮引数502, 仮引数502の 属性を宜言する仮引数宜言部503, ひな型展開 ルール内部の接続関係を表す内部パラメタと制御 文で使用する内部変数を宜言する内部宜言部504, ひな型ゲートテーブル展開文506, 508と制 御文507, 509と接続関数文510からなる 展開ルール記述部505で構成される。

第6図はひな型ゲート定義データテーブル112 内に定義されているひな型ゲート種 'く=head' と 'halfsub'のひな型ゲート 種 'ル例である。 ひな型ゲートテーブル600,601はひな型ゲートテーブル600な型ゲートを型ゲートを型ゲートを型ゲートを型ゲートを型が、ないな型ゲート展開文の引数がある。 型ゲート展開文の引数がある。 と、二分木ゲートテーブルの場子を表する。 と、二分木ゲートテーブルの場子を表する。 と、二分木ゲートテーブルの場子を表する。 を、二分木ゲートテーブルの場子を表する。 を、二分木ゲートテーブルの場子をある。

第7回は論理マクロデータ412からひな型展

第8図は上記例により生成された二分木ゲート テーブルである。

ステップ104:本ステップは二分木デートテーブル800を入力しゲートレベル論選ファイル 113を出力する。

第9回は、二分木ゲートテーブル800から生 成されるゲートのゲート図900である。 開ルールデータ500とひな型ゲートテーブル600,601を用いて二分木ゲートテーブルを生成する過程を表したものである。以下では、第5,第6,第7回を用いて本発明による論理マクロ展開の処理例を説明する。

本実施例によれば、演算式から所望のゲート論 理をビット幅を意識することなく生成することが 可能である。


(発明の効果)


本発明によれば、最大ビット幅の上限がない論 理マクロ展開方式を提供することができるので、 演算子論理展開においてビット幅の上限を意識す ることなく設計することができるという効果があ


また、ひな型展開ルール、ひな型ゲートテープルは展開すべき論理機能のビット幅に依存しないので、必要とされる論理機能のビット幅の増加によるメンテナンスが不要であり、その工数を削減できる効果もある。


4. 図面の簡単な説明


第1図は本発明の一実施例としての演算式論理マクロ展開の概略処理フロー、第2図は本発明の一実施例としてのゲート論理生成の概略処理フロー、第3図は本発明の一実施例としての論理動作記述図、第4図は本発明の一実施例としての演算























第1頁の続き								
	@発	明	者	天	野	亘	孝	神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作
								所システム開発研究所内
	@発	明	者,	本	村	哲	朗	神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作
								所システム開発研究所内
	@発	明	者	福	永		明	神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作
								所システム開発研究所内
	@発	明	者	西	坂	利	夫	神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川
								工場内